Double data rate (DDR) Oscilloscopes Bus and protocol testing

Vortrag: Challenges in the verification of a DDR memory interface

Name: Vortrag: Challenges in the verification of a DDR memory interface
Uploaded: 2019-03-25
Duration: 71 min 45 s
Description: Man geht davon aus, dass DDR-DRAM-Speicher auch in der/den nächsten Speichergeneration(en) weiterhin als parallele Schnittstelle existieren. Die Verifizierung und die Fehlersuche ist bei dieser Schnittstelle eine schwierige Aufgabe. Wir werfen einen Blick auf die wesentlichen Herausforderungen bei Design und Fehlersuche und erörtern bewährte Verfahren.

Man geht davon aus, dass DDR-DRAM-Speicher auch in der/den nächsten Speichergeneration(en) weiterhin als parallele Schnittstelle existieren. Die Verifizierung und die Fehlersuche ist bei dieser Schnittstelle eine schwierige Aufgabe. Wir werfen einen Blick auf die wesentlichen Herausforderungen bei Design und Fehlersuche und erörtern bewährte Verfahren.

Request information

Do you have questions or need additional information? Simply fill out this form and we will get right back to you.

Mr.

Ms.

No information

First name

Last name

E-mail

Company

Country

Phone (e.g. +1 400 123 5678)

Zip

City

Inquiry

Email confirmation (optional)

Ihre Anfrage wurde erfolgreich versendet. Wir nehmen in Kürze Kontakt mit Ihnen auf.

An error is occurred, please try it again later.