background
Double data rate (DDR) Oscilloscopes Bus and protocol testing

Проблемы проверки интерфейса памяти DDR

Challenges in the verification of a DDR memory interface

Ожидается, что память DDR DRAM останется параллельной как минимум в следующем поколении устройств памяти. Проверка и отладка интерфейса — сложная задача. Мы рассматриваем основные проблемы разработки и отладки, а также описываем передовые технологии.

Запросить информацию

У вас есть вопросы или вам нужна дополнительная информация? Просто заполните эту форму, и мы свяжемся с вами в ближайшее время.

Ваш запрос отправлен. Мы свяжемся с вами в ближайшее время.
An error is occurred, please try it again later.