Si prevede che la memoria DDR DRAM resti parallela per le prossime generazioni di interfacce di memoria. La verifica e il debugging dell’interfaccia sono un’attività difficile. Conosciamo le principali sfide del design e del debugging e di impariamo le migliori pratiche.
Le sfide da affrontare nella verifica di un’interfaccia di memoria DDR
![Challenges in the verification of a DDR memory interface Challenges in the verification of a DDR memory interface](https://cdn.rohde-schwarz.com/pws/solution/electronic_design/events_4/electronic_design_and_test_day_2019___review/Electronic-design-and-test-day-7-challenges-in-the-verification-of-a-DDR-memory-interface-Hermann-Ruckerbauer_1440_810_w1440_hX.jpg)