background
Double data rate (DDR) Oscilloscopes Bus and protocol testing

DDRメモリインタフェースの検証における課題

Challenges in the verification of a DDR memory interface

DDR DRAMメモリは、次の世代まで（あるいはその後も）パラレルインタフェースであり続けると予想されています。インタフェースの検証とデバッグは困難な作業です。ここでは、デザインとデバッグの主な課題について説明し、ベスト事例を紹介します。

リクエスト情報

ご質問や詳細な情報のご要望などがございましたら、こちらのフォームよりお気軽にお問い合わせください。担当者よりご連絡させていただきます。

マーケティング・パーミッション

お問い合わせ内容が送信されました。 後ほどご連絡致します。
An error is occurred, please try it again later.