DDRメモリのパワーインテグリティーの検証

課題

電源分配回路の安定度は、DDRメモリ・インタフェースを装備した組込設計においてきわめて重要です。DDR3メモリでは75 mV（V_pp）のリップルが許容されていたのに対して、DDR4メモリではわずか60 mV（V_pp）に縮小しており、将来はさらに縮小することが予想されます。電源分配回路のリップルとノイズは、クロックとデータのジッタに悪影響を与え、データ転送の性能に直接影響します。このため、DDRメモリを装備した組込設計の電源分配回路の検証は、きわめて重要な作業です。

ローデ・シュワルツのソリューション

R&S^®RT-ZPR20 パワーレール・プローブは、ノイズを極限まで抑えたパワーレール測定が可能な専用のオシロスコープ・プローブです。この1:1のアクティブ・プローブは、オフセットを内蔵しており、パワーレール電圧に載っているリップルにズームインすることが可能です。このプローブは、R&S^®RTEおよびR&S^®RTO オシロスコープで使用でき、わずか10 %のノイズしかオシロスコープに重畳しないため、リップルおよびノイズ成分を正確に測定できます。プローブの帯域幅は2 GHzで、高周波過渡信号や、パワーレールに結合した不要なRF信号を表示できます。周波数のロールオフは緩やかなので、2.4 GHzバンドにも対応できます（減衰は多少大きくなります）。プローブのDCインピーダンスは50 kΩで、直接の同軸接続よりもはるかに高いため、電源分配回路にほとんど負荷を掛けません。

ブラウザー拡張による電源のDCレベルの検証

プローブ・ヘッドには、きわめて正確なDC電圧計であるR&S^®ProbeMeterが内蔵されているので、DC供給電圧の確度を容易に検証できます。オフセット電圧と無関係に、0.1 %のDC確度を実現できるので、DC電圧計を別に用意する必要がありません。350 MHzのブラウザー拡張を使用することで、PCボード上のすべてのパワーレールを容易にチェックできます。SMTクリップやデュアル・ピン・アダプタといったブラウザー拡張を使用することで、グランドスプリングによる測定がしにくい場合でも、DUTへの別の接続方法が利用できます。

DDR4パワーレール測定のセットアップ

DDRメモリの電源に対して現実的な測定を行うには、DDRコンポーネントにできるだけ近い位置にプローブを接続する必要があります。このような測定には、ピッグテールケーブルが最適です。代表的なセットアップ（DDRメモリがFPGAによってドライブされる場合）は、スパイホール測定と呼ばれています。FPGAの未使用のピンを利用して、FPGA内部から直接DDRのコア電圧を測定します。このI/OピンをハイまたはローのDDRコア電圧にドライブし、パワーレール・プローブを使用して外部から測定します。多くの場合、これが電源測定に利用できる最も近い位置です。¹⁾

オシロスコープ測定の方法

DCパワーレール上の残留リップルおよびノイズをテストするには、次の2つの方法があります¹⁾。

• 無限残光モードを使用して、すべてのノイズ・イベントを捕捉して表示します。自動V_pp測定および統計表示と組み合わせることにより、最大ノイズ電圧を簡単に測定できます。R&S^®RTOやR&S^®RTEのような高速な更新レート（100万波形/sを実現可能）を使用すれば、数秒以内に信頼できる測定結果が得られます。
• オシロスコープをシングルまたはノーマル・トリガ・モードにして、既知のアグレッサ・イベントでトリガします。DDRメモリの電源の場合、これは通常、DDR初期化フェーズまたはストレス・テストの際の負荷応答測定です。

まとめ

パワーレールのリップルおよびノイズ測定を正確に実行するには、広帯域のオシロスコープと専用のプローブを使用して低雑音測定を行い、オフセット機能を利用してDC電圧に載った信号にズームインする必要があります。R&S^®RT-ZPR20 パワーレール・プローブと、R&S^®RTEおよびR&S^®RTO オシロスコープは、このような測定のための優れたツールです。

¹⁾ 『7 Series FPGAs PCB Design Guide』、UG483（v1.12）、Xilinx、2017年1月10日（www.xilinx.com）