background

DDRメモリシステム設計の検証およびデバッグ

講師:Johannes Ganzert / Hermann Ruckerbauer

DDR memory system design verification and debugs

設計/検証エンジニアは、安定した動作を保証して、寿命全体にわたって変更後の不具合リスクを低減することの重要性を学習することができます。いずれに対しても、メモリインタフェースの確実な特性評価が必要になります。

帯域幅、トリガ、プロービングなどのテスト要件やツール要件を解説します。これらは、ジッタ、タイミング、ノイズの問題を識別するのに役立ちます。R&S®RTP 高性能オシロスコープを活用して、実用的な測定サンプルをご覧いただきます。