DDR3/4 메모리 설계의 시스템 수준 검증 및 디버그

이 애플리케이션 노트는 DDR 메모리 기술에 대해 소개하며, DDR 데이터의 구체적 특성, 명령/주소 및 컨트롤 버스와 관련된 일반적인 과제에 대해 설명하고, DDR 시스템 설계를 검증 및 디버그하는 데 일반적인 측정에 대해 살펴봅니다.

이 백서는 권장되는 테스트 포인트와 오실로스코프 프로브 연결에 대해 설명하고, 디임베딩을 통한 DDR 인터포저의 효과 보상에 대해 알아봅니다. 또한 아이 다이어그램 측정, 고급 트리거링, TDR/TDT 기능을 이용한 효율적 신호 무결성 검증에 대해 설명합니다. 신호 라인 수가 많고 동적 버스 터미네이션을 사용하는 경우 SSN(Simultaneous Switching Noise)은 DDR 메모리 설계에 큰 영향을 미치며, 신호 무결성과 전력 무결성이 패턴에 따라 크게 달라집니다. 이 애플리케이션 노트는 높은 Acquisition rate를 달성하는 방법과, 전반적 메모리 설계의 성능에 영향을 미치는 최악의 시나리오를 효율적으로 탐지하는 기술에 대해 소개합니다. 또한, 전력 무결성에 대해서도 자세히 살펴봅니다.

설계 검증 및 디버깅 프로세스에 관한 최고의 실무 예제가 들어 있어 DDR 메모리 설계를 담당하는 모든 시스템 디자이너와 테스트 엔지니어에게 유용한 정보를 제공합니다.