高速デジタルデザインにおけるクロックの真のジッタ性能の検証

高速デジタルデザインのデータレートが増加し、システム全体のジッタのリミットは厳しくなる一方です。これはクロックツリーのさまざまなコンポーネントに特にあてはまり、これらのコンポーネントでは基準クロック、クロックバッファー、ジッタアッテネータのジッタリミットがさらに厳しくなっています。位相雑音感度が高いため、これらのテストには位相雑音アナライザが測定器として最適です。

/

クロックツリー

課題

高速デジタルデザインにおけるクロックのジッタ測定は、ますます困難になっています。例えば、PCIe 5.0が使用するデータレートは最大32ギガ転送／秒（GT/s）ですが、基準クロックの対応するジッタリミットは150 fs（RMS）です。最新のPCIe 6.0規格では、64 GT/sのデータレートが導入され、基準クロックのジッタリミットは100 fsです。位相雑音アナライザはジッタ測定フロアが優れているため、最新の高速クロックでジッタを測定するのに最適です。EMIの影響を最小限に抑えるため、PCIe、USB、HDMI™などのテクノロジーでは通常、スペクトラム拡散クロック方式（SSC）を使用し、低周波FMを基準クロックに適用します。SSCはクロックにさらにストレスを印加するので、SSC ONモードではクロックジッタも検証する必要があります。

ローデ・シュワルツのソリューション

クロックジッタの測定は通常、以下から構成されます。

位相雑音の測定
対応するシステム伝達関数に基づいた位相雑音の重み付け
定義されたジッタ積分範囲での重み付けされた位相雑音の積分

位相雑音の測定

高スルーレートのクロックの場合、クロックジッタは主にクロックの位相雑音によって決まります。AMノイズはクロックの高スルーレートによって大きく抑制されるため、通常はクロックジッタ全体の発生原因にはなりません。クロックジッタを正確に測定するには、位相雑音測定で高いAM抑圧を実現することが重要です。

位相雑音の重み付け

PCIeなどの高速テクノロジーでのジッタ測定では通常、TX PLL、RX PLL、およびCDR伝達関数のシステムへの影響を含める必要があります。得られた全体的なシステム伝達関数は、定義されたジッタ積分範囲でジッタを積分する前の評価雑音フィルターとして、測定された位相雑音トレースに適用されます。

重み付けされた位相雑音の積分

重み付けされた位相雑音は通常、クロックのナイキスト周波数（クロックレートの半分）まで積分されます。さらに上まで積分される場合もあります。この場合、位相雑音も、より高い周波数オフセットまで測定する必要があります。

PCIe基準クロック（SSC ON）でのジッタ測定

SSC不採用PCIeクロック：位相雑音および重み付けされたジッタ

SSC採用PCIeクロック：位相雑音

R&S®FSWP 位相雑音アナライザ/VCOテスタは、デジタル復調器アーキテクチャーを備えているため、位相雑音とAMノイズを並列に測定し、位相雑音測定で非常に高いAM抑圧を実現できます。このアーキテクチャーでは、SSC ONモードでの基準クロックの測定も行えます。業界最高レベルの位相雑音感度も備えており、R&S®FSWP-B60オプションまたはR&S®FSWP-B61オプションの追加により相互相関による機能強化が可能です。さらに、複雑なクロックツリー構造のカップリング効果を解析するため、R&S®FSWP-B1オプションによってスペクトラム・シグナル・アナライザのフル機能を追加することができます。

PCIe 5.0に準拠した32 GT/sのデータレートに対して、合計16個の異なるシステム伝達関数を定義します。これらの伝達関数それぞれについて、重み付けされたジッタ結果が150 fsのリミットを下回る必要があります。SSC ONモードでは、重み付けとジッタ積分を適用する前に、2 MHzまでのSSCスプリアス（基本波と高調波）を除去する必要があります。簡単に処理できるよう、このアプリケーションカードのダウンロードセクションに外部ツールがあります。このツールでは、測定とデータの後処理（SSCスプリアス除去、重み付け、ジッタ積分、および異なるシステム伝達関数から最も高いジッタ結果を識別）を自動化します。ツールは、R&S®FSWP（R&S®FSWP-B60またはR&S®FSWP-B61オプションが必要）とR&S®FSPNをサポートしており、PCIe 6.0までのPCIeバージョンに対応しています。