Depuración y verificación a nivel de sistema de diseños de memorias DDR3/4
Esta nota de aplicación ofrece una introducción a la tecnología de memorias DDR y explica las principales cuestiones que plantea la naturaleza específica de los datos de DDR, comandos/direcciones y buses de control, y describe las medidas típicas para verificar y depurar diseños de sistemas DDR.
El documento expone los puntos de medida recomendados y la conexión de sondas de osciloscopio, así como la compensación de efectos de intermediadores DDR mediante «deembedding». Asimismo, describe la verificación eficiente de la integridad de señal con medidas de diagrama de ojo, disparo avanzado y funciones TDR/TDT. Debido a la gran cantidad de líneas de señal y la terminación de bus dinámica, el SSN (ruido de conmutación simultáneo) tiene un efecto decisivo en los diseños de memorias DDR, y la integridad de señal así como la integridad del suministro de corriente dependen en gran medida del patrón. Se incluye además una presentación de métodos para alcanzar altas velocidades de adquisición y detectar de forma eficiente los peores escenarios que pueden repercutir en el rendimiento del diseño completo de la memoria. El documento ofrece también un apartado dedicado a la integridad del suministro de corriente.
La nota de aplicación, que ofrece ejemplos de las mejores prácticas en el proceso de verificación y depuración del diseño, se dirige a todos los ingenieros de sistemas e ingenieros de test que trabajan con diseños de memorias DDR.
